Chip EPM9560ARC208-10 der CPLD-Komplex-programmierbarer Digitalbaustein-integrierten Schaltung

Produkt-Beschreibung

EPM9560ARC208-10 SMD/SMT CPLD - komplexe programmierbare Digitalbausteine

EIGENSCHAFTEN:

■Leistungsstarke EEPROM-ansässige programmierbare Digitalbausteine CMOS (PLDs) errichteten auf Drittgenerations- mehrfacher Architektur der Reihen-Matrix (MAX®)

■Programmierbarkeit des Insystems 5.0-V (ISP) durch eingebaute der Test-Aktionsgruppe IEEE Std. 1149,1 gemeinsame Schnittstelle (JTAG)

■Eingebauter Schaltkreis des JTAG-Grenzescan-Tests (BST) konform mit IEEE Std. 1149.1-1990

■Löschbare programmierbare Familie des Digitalbausteins (EPLD) mit hoher Dichte, die von 6.000 bis 12.000 verwendbare Tore reicht (sehen Tabelle 1)

■10 ns-Stift-zustift-Logikverzögerungen mit Gegenfrequenzen von bis 144 MHZ

■Völlig konform mit der Zusatzteilder verbindung Spezifikation local bus der PCI Interessengruppe (PCI-SIG), Revision 2,2

■Doppel-Ertrag macrocell für unabhängigen Gebrauch von kombinatorischer und registrierter Logik

■FastTrack®-Verbindung für die schnellen, vorhersagbaren Verbindungsverzögerungen

■Input/Output Register mit freiem Raum und Uhr ermöglichen auf allen Input-/Outputstiften

■Durchlauf-klassige Steuerung des programmierbaren Ertrages zum Geräusche, zu schalten zu verringern

■MultiVolt™ Input-/Outputschnittstellenoperation, Geräte an Geräte 3.3-V und 5.0-V anschließen lassend

■Konfigurierbare Expanderproduktausdruckverteilung, bis 32 Produktausdrücke pro macrocell erlaubend

■Programmierbarer Stromsparmodus für mehr als 50% Leistungsreduzierung in jedem macrocell